博通推出3.5D定制化封装平台
当地时间2月26日，博通公司宣布，已开始向富士通交付业界首款基于其3.5D超大尺寸系统级封装（XDSiP）平台打造的2纳米定制计算SoC。博通高管称预计到2027年将至少售出100万颗基于该技术的芯片。
据了解，3.5D XDSiP是一个成熟的�？榛辔训酒教ǎ岷狭�2.5D技术和采用面对面（F2F）技术的3D-IC集成，通过将多枚芯片上下堆叠并紧密结合，显著提升数据传输速度、降低延迟并优化能效。博通的XDSiP采用混合铜键合（Hybrid Copper Bonding, HCB）技术，针对芯片间面对面通信进行优化，能够实现更密集的电气接口，显著提高芯片间互连速度并缩短信号布线距离。
博通将3.5D XDSiP定位为下一代XPU的基础。借助该平台，消费级AI客户能够提供最先进的XPU，具备无与伦比的信号密度、卓越的能效和低延迟，以满足千兆瓦级AI集群的庞大计算需求。该平台的核心优势在于允许计算、内存和网络I/O在紧凑型态下独立扩展，实现高效率、低功耗的大规模计算。
博通首位公开客户富士通（Fujitsu）已开始制作工程样片测试该设计，并计划于今年晚些时候量产这种堆叠式芯片。富士通正在利用3.5D XDSiP技术开发其FUJITSU-MONAKA数据中心处理器，该芯片由台积电采用最先进的2纳米工艺制造计算核心，并与一枚5纳米工艺的SRAM芯片进行融合封装。
而根据博通的芯片设计路线图显示，预计今年下半年将再推出两款基于堆叠技术的产品，并计划在2027年再提供三款样片。目前约有六款设计正在推进中，其中约80%是搭载HBM显存的XPU方案。
【在线研讨会邀请】
主题为“液相法突围：碳化硅8英寸时代的‘晶’界革命”的线上会议将于3月13日（周五）14:00开启！本次研讨会将聚焦液相法在碳化硅8英寸晶圆制备中的突破性进展，诚邀化合物半导体行业从业者、碳化硅材料及器件研发人员参会交流，共同把握8英寸时代技术先机！立即报名锁定席位：http://m.xgp4kdr5.cn/seminar/into/20260313?invitation_code=CSC
| 上一篇：东芝推出适用于高温环境... | 下一篇：Rapidus获新一轮百亿融... |
声明：本网站部分文章转载自网络，转发仅为更大范围传播。 转载文章版权归原作者所有，如有异议，请联系我们修改或删除。联系邮箱：lynnw@actintl.com.hk
粤公网安备 44030402004706号